



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-284638

(43)公開日 平成10年(1998)10月23日


(51) Int.Cl.*	識別記号	F I
H01L 23/12 21/60 23/13	/12	H01L 23/12 L
	/60 3 1 1	21/60 3 1 1 R
	/13	
		**
		С
		審査請求 有 請求項の数5 FD (全 10 頁)
(21)出願番号	特願平9-102623	(71) 出願人 000004237
(22) 出願日	平成9年(1997)4月4日	日本電気株式会社 東京都港区芝五丁目7番1号
		(72) 発明者 羽賀 彰
		東京都港区芝五丁目7番1号 日本電気株式会社内
		(74)代理人 弁理士 加藤 朝道
		7/1/2

(54) 【発明の名称】 セラミック・チップサイズパッケージの構造

(57)【要約】

【課題】電源・GNDベタ層を形成可能とし高速LSIの適用を可能とし、半田ボール先端の平坦性を確保可能とし、更に生産性を向上しコストの低減を図るCCSPの構造。

【解決手段】ボンディングステッチを周囲に配置したセラミック従基板上に該従基板よりも外形が小さく且つ半田ボールを搭載するランドを備えたセラミック主基板をボンディングステッチが露出するように積層した構造を有するセラミックチップサイズ基板を備え、周囲に電極パッドを有するLSIは電極パッドが従基板のボンディングステッチよりも外側に配置される構造とされ、ボンディングステッチと電極パッド間をワイヤーで接続する接続部が樹脂で覆われ、セラミックCSP基板上のランドに半田ボールを備える。



1

【特許請求の範囲】

【請求項1】ボンディングステッチを周囲に配置したセラミック従基板上に、該セラミック従基板よりも外形が小さく且つ半田ボールを搭載するランドを備えたセラミック主基板を、前記ボンディングステッチが露出するように積層した構造を有するセラミックチップサイズ基板(「セラミックCSP基板」という)を備え、

周囲に電極パッドを有するLSIは、前記電極パッドが 前記セラミック従基板のボンディングステッチよりも外 側に配置される構造とされ、

前記ボンディングステッチと前記LSIの電極パッド間をワイヤーで接続する接続部が樹脂で覆われ、

前記セラミックCSP基板上の前記ランドに半田ボールを備えてなる、

ことを特徴とする、セラミック・チップサイズパッケー ジ (CCSP) の構造。

【請求項2】表面に半田ボールを搭載するランドを備えたセラミック主基板をセラミック従基板上に積層してなる、セラミックチップサイズ基板(「セラミックCSP基板」という)を備え、

前記セラミック従基板の外形寸法は、接続するLSIよりも大きく、且つ該LSIの周囲電極パッドに対応する位置にスリット状の開口窓を備え、

前記開口窓と平行に前記開口窓の片側もしくは両側にボンディングステッチを設置し、

前記セラミック主基板は、前記開口窓外側に沿って連なる外周部位と、前記開口窓内側に島状に配する部位からなり、且つ前記セラミック従基板のボンディングステッチが露出するように前記セラミック従基板と前記セラミック主基板とが互いに積層され、

前記セラミックCSP基板を前記LSIの電極パッドが 前記開口窓から露出するように接続し、

前記LSIの電極パッドと前記ボンディングステッチ間をワイヤーで接続し、

該ワイヤー接続箇所及びLSI裏面の、前記LSIと前 記セラミックCSP基板とを樹脂で覆い、

ランド部に半田ボールを備えてなる、ことを特徴とする、セラミック・チップサイズパッケージ(CCSP)の構造。

【請求項3】前記LSI裏面の外側の前記セラミックCSP基板部に、電源層、及びGND層とそれぞれ電気的に接続された電極を、互いに対向するように設け、前記電極部にチップ部品を搭載する、ことを特徴とする、請求項2記載のセラミック・チップサイズパッケージ(CCSP)の構造。

【請求項4】前記セラミックCSP基板の内部に、平面的な広がりを有する電源層あるいは、GND層あるいは それらの層をそれぞれ少なくとも1層形成することを特徴とする、請求項1~3のいずれか一に記載のセラミック・チップサイズパッケージ(CCSP)の構造。 2

【請求項5】前記セラミックの材質が、アルミナ、ムライト、AINの少なくとも一つからなることを特徴とする、請求項1~4のいずれか一に記載のセラミック・チップサイズパッケージ(CCSP)の構造。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置を搭載する容器に関し、特にセラミックを用いたチップサイズパッケージの構造に関する。

10 [0002]

30

【従来の技術】従来のチップサイズパッケージ技術について、図面を参照して説明する。

【0003】図10は、第1の従来技術として、特開平7-321244号公報に記載の構成の一例を示す断面図である。図10を参照して、LSI8上の電極部にバンプ11を搭載する。パッケージは、フィルムキャリア10上にTABリード10-1、樹脂ダム10-3を設け、パッケージ外周部のTABリード上に半田ボール6を接続する構造を有する。LSIへの搭載は、フィルムキャリア下部の不図示の接着層にてLSI8とフィルムキャリア10を接続する。その際、TABリード先端(最内周部)は、バンプと電気的に接続される構造を有する。LSIにパッケージを搭載した後、樹脂ダム10-3の内側に樹脂を流し、硬化させる。

【0004】図11は、第2の従来技術として、上記特開平7-321244号公報に記載の構成を示す断面図である。図11を参照すると、この第2の従来技術は、概ね図10と構造は同じである。相違する点は、LSI8との接続を、バンプではなくボンディングワイヤー5で行っていることである。

【0005】図12は、第3の従来技術の外観を示す斜視図である。図12を参照して、この第3の従来技術は、平面的にはLSI8を同寸のフィルムキャリア10を備えている。核(重要な点)は、絶縁フィルム10-2であり、下部(LSI8と接続する側)に接着層10-6を配し、またフィルムキャリア10上部は周囲に電極リード10-1、中央部にランド10-8を設け、両者は配線10-7によって電気的に接続されている構造を有する。LSI8の電極パッド8-1と対向する部位にはビアホール10-5が形成されている。このビアホール10-5は電極リード10-1と電気的に接続されており、且つ電極パッド8-1側は接着層10-6から僅かに飛び出す構造をとる。

【0006】LSI8には、位置あわせ後、ビアホール部10-5を熱圧着(TAB·ILBボンダーによる)にて電気的に接続後、全体に熱を加えてフィルムキャリア10とLSI8を均一に接続する。その後、半田ボール6を取り付ける。

【0007】図13は、第4の従来技術の外観を示す斜 50 視図である。図13を参照して、この第4の従来技術の 3

基本構造は、図12(第3の従来技術)と同じである。相違点は、LSI8の周囲部に外枠10-9を設け、電極リードを外枠部10-9迄延在し、配線によって外枠部のランド迄接続している点である。この構造によって、半田ボール6のピッチを縮小することなく、端子数(半田ボール数)を増加させることが可能となる。またLSI8よりもパッケージが大きくなることから、LSIへ外枠を固定するために、LSI裏面側を樹脂7で覆う構造を採用している。

【0008】図14は、第5の従来技術の構成を示す断面図である。図14を参照すると、この第5の従来技術の構造は、図12(第3の従来技術)とよく似ている。その相違点は、TABリード10-1とLSI8との接続部にバンプ11が介在していること、及び外枠15を配していること、更に外枠15とバッケージ間に樹脂7を流し込んで外枠を固定していることである。

【0009】図15は、第6の従来技術の構成を示す断面図である。図15を参照すると、この第6の従来技術は、LSI8の周囲電極部にバンプ11を設け、これを直接セラミックキャリア12に接続する、いわゆるフリップチップ接続を行う構造をとるものである。LSI8とセラミックキャリア12間には樹脂7を毛細管現象を用いて充填する(アンダーフィル)。また、セラミックキャリア12の下部(図14における下部)に半田ボール6を形成して、ピッチ変換を行っている。

【0010】図16は、第7の従来技術の構成を示す断面図である。図16を参照すると、この第7の従来技術の構造は、上記第1、第2の従来技術と同様、LSI8の中央部に電極パッドを設けていること、フィルムキャリアの代わりに接着層10-6を介してリードフレーム13を取り付けていること(LOC構造)、LSI8とリードフレーム13間の接続にワイヤー5を用いていることが特徴としてあげられる。また、接続部は、樹脂7にて覆い、リードフレーム13の外周部を僅かに樹脂から露出させる構造をとっている。

【0011】図17は、第8の従来技術の構成を示す断面図である。図17を参照して、この第8の従来技術においては、LSI8上の電極パッドにバンプ11を形成した後モールド樹脂14で全体を覆う。その際、バンプ11の先端部が樹脂14から僅かに露出するようにコントロールする。その後、バンプ11先端部に半田ボール6を形成する。

[0012]

【発明が解決しようとする課題】上記した各従来技術は、それぞれ下記に掲げる問題点を有している。 【0013】(1)第1の問題点は、高速で動作するしSIへの適用が困難な点である、ということである。 【0014】その理由は、第6の従来技術(図15参照)を除く各パッケージ構造では、LSIとの接続部からパッケージ外部の電極(半田ボールもしくはリードフ レーム外周部) への引き回しが1対1であり、信号配線を裏打ちするGND層や、電源・GNDのインダクタンスを低減可能な電源層・GND層が存在しない(存在できない)構造であることによる。

【0015】従って、(a)信号配線の特性インピーダンスを一定に保つことができない、(b)信号の同時動作によって発生するノイズが他の配線にのる、(c)基準となるGND電位のレベルが変動する、等の問題があった。

10 【 0 0 1 6 】第6の従来技術では、セラミックキャリアを用いているので、内部に電源・GNDの層を積層することが可能であるので、上記の問題は回避できるが、フリップチップ接続を行うため、(a) LSIの電極部にバンプ(高温半田)を形成する必要がある、(b) LSI〜セラミックキャリアの接続に特殊なボンダー(フリップチップボンダー)が必要である、(c) アンダーフィル用の特殊な(暖めながら樹脂を毛細管現象で充填させる) 樹脂封止装置が必要等、既存の生産ラインが適用できない、工程が大幅に増加するのでコストがアップする、等の問題がある。

【0017】(2)第2の問題点は、多ピン大型LSIでは、半田ボール・リードフレーム先端等の外部電極を平坦に保つことが困難な点である、ということである。【0018】その理由は、第6、第8の従来技術以外の各パッケージでは、フィルムキャリアをベースに用いている、からである。フィルムキャリアはフレキシブルな構造のため、扱いは比較的たやすいが、反面、LSIとの接続部にあたる接着層の凹凸がそのままフィルムキャリアの凹凸に反映されてしまい、結果的に、この凹凸が外部電極の平坦性を悪化させる原因となる。従って、サイズの大きいLSI程、面内での均一性は悪化するので、歩留りを維持することが困難となる。

【0019】一方、フィルムキャリアを用いていない第6、第8の従来技術においても、LSIパッド上にバンプを形成するので、バンプ高さのバラツキを抑えなければならない、という問題がある。特に、バンプピッチは、LSIの電極パッドピッチと同じであるため、バンプの直径は、外部の半田ボールに比べて極めて小さくなる。しかしながら、寸法公差もその分小さくできる訳ではないので、結果的に、高さのバラツキをコントロールするのは難しいという問題がある。

【0020】(3)第3の問題点は、第1、第3、第4、第5、第6、第8の従来技術では、TABボンダー、フリップチップボンダー、IBBボンダー (インナーバンプボンディングボンダー)等汎用のワイヤーボンダーを用いていない分コストがかるという、ことである。第2、第7の従来技術は、汎用のワイヤーボンダーで対処できる分有利といえる。

【0021】(4)第4の問題点は、チップコンデンサ 50 等のチップ部品が搭載できないことである。

5

【0022】この理由は、スペースが確保できないこと、上記第1の問題点で説明したように、電源層、GND層をパッケージ内部に有していないこと等によるものである。

【0023】したがって、本発明は、上記従来技術の問題点に鑑みてなされたものであって、その目的は、上記問題点を解消し、特性の良好な伝送線路を設計可能とし高速化・伝送効率を向上し、生産性の向上を達成してコストの増大を抑止し、更に半田ボール先端の平坦性を確保可能とした、セラミック・チップサイズバッケージの構造を提供することにある。

[0024]

【課題を解決するための手段】前記目的を達成するため、本願第1発明に係るセラミック・チップサイズパッケージの構造は、ボンディングステッチを周囲に配置したセラミック従基板上に、該セラミック従基板よりも外形が小さく且つ半田ボールを搭載するランドを備えたセラミック主基板を、前記ボンディングステッチが露出するように積層した構造を有するセラミックチップサイズ基板(「セラミックCSP基板」という)を備え、周囲に電極パッドを有するしSIは、前記電極パッドが前記セラミック従基板のボンディングステッチよりも外側に配置される構造とされ、前記ボンディングステッチと前記しSIの電極パッド間をワイヤーで接続する接続部が樹脂で覆われ、前記セラミックCSP基板上の前記ランドに半田ボールを備えてなる、ことを特徴とする。

【0025】また、本願第2発明に係るセラミック・チ ップサイズパッケージの構造は、表面に半田ボールを搭 載するランドを備えたセラミック主基板をセラミック従 基板上に積層してなる、セラミックチップサイズ基板 (「セラミックCSP基板」という)を備え、前記セラ ミック従基板の外形寸法は、接続するLSIよりも大き く、且つ該LSIの周囲電極パッドに対応する位置にス リット状の開口窓を備え、前記開口窓と平行に前記開口 窓の片側もしくは両側にボンディングステッチを設置 し、前記セラミック主基板は、前記開口窓外側に沿って 連なる外周部位と、前記開口窓内側に島状に配する部位 からなり、且つ前記セラミック従基板のボンディングス テッチが露出するように前記セラミック従基板と前記セ ラミック主基板とが互いに積層され、前記セラミックC SP基板を前記LSIの電極パッドが前記開口窓から露 出するように接続し、前記LSIの電極パッドと前記ボ ンディングステッチ間をワイヤーで接続し、該ワイヤー 接続箇所及びLSI裏面の、前記LSIと前記セラミッ クCSP基板とを樹脂で覆い、ランド部に半田ボールを 備えてなる、ことを特徴とする。

【0026】また、本願第3発明は、前記第2発明において、前記LSI裏面の外側の前記セラミックCSP基板部に、電源層、及びGND層とそれぞれ電気的に接続された電極を、互いに対向するように設け、前記電極部

にチップ部品を搭載する、ことを特徴とする。

【0027】そして、本願第4発明に係るセラミック・チップサイズパッケージの構造は、前記第1、第2、又は第3発明のいずれかにおいて、前記セラミックCSP基板の内部に、平面的な広がりを有する電源層あるいは、GND層あるいはそれらの層をそれぞれ少なくとも1層形成することを特徴とする。

[0028]

【発明の実施の形態】本発明の実施の形態について以下に説明する。本発明は、その好ましい実施の形態において、セラミック・チップサイズパッケージ(CSP)基板をセラミック主基板(図2の1-1)とセラミック従基板(図2の1-2)の2つに分け、これらを積層して一体化させる構造をとる。

【0029】まずセラミック従基板は、外周部にボンディングステッチ(図2の3-1)を有し、ボンディングステッチから内部の接続ビア迄配線を引き回す。セラミック従基板の外形は搭載するLSI(図2の8)の周辺電極パッド領域よりも小さくする。必要に応じて配線下にGND層(ベタ層)を設ける。

【0030】セラミック主基板(図2の1-1)は、外形寸法はセラミック従基板(図2の1-2)よりも小さくし、従基板上にボンディングステッチ(図2の3-1)を露出させるように積層する。

【0031】セラミック従基板の配線ビアから表面のラ ンド迄は、ビアホール(図2の4)で接続する。表面 (ランド面)からセラミック従基板迄の間に、必要に応 <u>じて電源層・GND層(各ベタ層)(図2の3-3)</u>を 設ける。形としては、セラミックCSP基板のLSI接 統面から上に、GND層、信号配線(ボンディングステ ッチから接続ビア迄<u>を含む配線層)、GND層、電源</u> 層、ランドという層構成が、電気特件上 有利である。 【0032】実装について説明すると、LSI上に接着 層を介して、セラミックCSP基板(従基板・主基板が 一体となった基板)を搭載する(図3(b)参照)。そ |の後、ワイヤーボンディングにて、LSI電極パッド〜 ボンディングステッチ間を接続し(図3(c)参照)、 接続部を樹脂で封止した後(図4(d)参照)、ランド 2部に半田ボール6を接続する(図4(e)、図2参 照)。

【0033】上記の構成により、信号配線は上下をGND層(ベタ層)で挟まれることになるので

①配線幅、GND~配線間隔、セラミックの比誘電率から任意の特性インピーダンスを持つ伝送線路を設計できる、

②<u>クロストークノイズ(同時動作ノイズ)に対する</u>マー ジンが増える、

③GND・電源が低インダクタンスで電気的に接続されるので、電位変動が生じにくい、

50 という特性上の効果がある。

t or regularity

【0034】更に、

②汎用のワイヤーボンダーを利用するので、工程費用が安い、

7

②セラミックを用いているのでランド面の凹凸が少な く、従って半田ボール先端の平坦性も良くなる、

等、従来の問題点が解決できる。なお、チップ部品搭載 等は、後述する実施例で詳細に説明する。

[0035]

【実施例】上記した本発明の実施の形態について更に詳細に説明すべく、本発明の実施例を図面を参照して以下 10 に説明する。

【0036】[第1の実施例]図1は、本発明の第1の実施例の外観を示す斜視図であり、図2は、図1のA-A、線の断面図である。本実施例において、セラミックCSP基板1は、セラミック主基板1-1とセラミック従基板1-2の2つのコンボーネントを積層して一体化してなる構造とされている。

【0037】セラミック従基板1-2は外周部にボンディングステッチ3-1を有し、ビアホール4迄配線にて接続される。セラミック主基板1-1の外形は従基板より小さく、セラミック従基板1-2のボンディングステッチ3-1が外側に露出するようにセラミック従基板上1-2に積層される。セラミック従基板1-2の配線は、ビアホール4部からランド2に向かって引き回される。

【0038】信号配線(ボンディングステッチ3-1から内部のビアホール4迄の引き回し部)は、上下をGND層3-3で挟まれる構造をとる。このGND層3-3は、不図示のビアホールにて、ボンディングステッチ(GNDに対応)近傍で接続されるとともに、相互に不30図示の複数のビアホールで接続される。なお、図2の断面図では図示していないが、ランド部とGND層3-3間に電源層を設けることも可能である。

【0039】このセラミック・チップサイズパッケージ (CCSP)の製造方法について、図3及び図4を参照 して説明する。図3及び図4は、本実施例の製造につい て工程順に示した斜視図である。

【0040】セラミックCSP基板1を、不図示の接着層を介してLSI8上に設置する。また、図3(a)は位置合わせ、図3(b)はマウント後の状態を示してい40る。LSI8の電極パッド8-1は、ボンディングステッチ3-1よりも外側に配置されるように予め設計する。すなわちセラミックCSP基板1外周部が、LSI8の電極パッド領域よりも内側になるように設計する。【0041】その後、図3(c)に示すように、ボンディングワイヤー5にて電極パッド8-1とボンディングステッチ3-1間を接続する。

【0042】次に、図4(d)に示すように、接続部7を樹脂にて封止する。樹脂7は、成形型等を用いて、LSI8外端部の垂線とセラミック主基板1-1の表面か

50

らの水平線とで内側に囲まれる部位を封止する。

【0043】その後、ランド2に半田ボール6を取り付ける(図4(e)参照)。

8

【0044】今、セラミックをアルミナ(比誘電率=9.6)とし、信号配線~GNDベタ層距離をそれぞれ0.25mm、配線幅を0.1mmとすれば、信号配線の特性インピーダンスは約50オーム一定とすることができる。

【0045】また上下のGNDベタ層から外側迄のクリアランスをそれぞれ0.1mmとしLSIの厚さを0.35mmとすれば、半田ボール部を除くパッケージ厚さは1.05mmとなり、高さの点でもSOP (small out line package)よりも小さくすることが可能である。


【0046】[第2の実施例]本発明の第2の実施例について説明する。図5は本発明の第2の実施例の斜視図、図6は図5のA-A、線の断面図、図7は製造工程を順に示した斜視図、をそれぞれ示したものである。【0047】本実施例では、前記第1の実施例と異な

【0047】本実施例では、前記第1の実施例と異なり、セラミックCSP基板1を構成するセラミック主基板1-1、セラミック従基板1-2の形状を変えている。セラミック従基板1-2は、LSI8よりも外形寸法を大きくし、LSI8の電極パッドに対応する位置にスリット状の開口窓1-3を設けている(図7参照)。この開口窓1-3を挟んだ両側にボンディングステッチ3-1を開口窓1-3と平行に配置する。またランド部2を有するセラミック主基板1-1は、外側のボンディングステッチの外周部を取り囲むようなリング状のものと、内側のボンディングステッチの内周部に島状に接続されるものの2通りが、セラミック主基板1-2上に積層される。

【0048】セラミック従基板1-2の内外周のボンディングステッチ3-1は、配線によって内外のビアホール4迄引き回される。このビアホール部から主基板の内外のランド2に向かって配線は引き回される(図6参照)。信号配線3-2(ボンディングステッチから内部のビアホール窓の引き回し部)は、上下をGND層3-3で挟まれる構造をとる。このGND層3-3は、不図示のビアホールにて、ボンディングステッチ(GNDに対応)近傍で接続されるとともに、相互に図示していない複数のビアホールで接続される。図6の断面図では図示していないが、ランド部とGND層3-3間に電源層を設けることも可能である。

【0049】上記の構造のセラミックCSP基板を図示していない接着層を介してLSI8上に設置する。その後ワイヤーボンディングを行い(図7(a)参照)、樹脂7にてリング状主基板と島状主基板間を充填する。また、LSI側面とセラミックCSP基板で囲まれる領域も樹脂にて充填する(図7(b)参照)。最後に、ランド2に半田ボールを搭載する(図7(c)参照)。

on the freedo.



【0050】この構造により、半田ボールピッチを広げることなく、多ピン化を計ることが可能になる。

【0051】今セラミックをアルミナ (比誘電率=9.

6)とし、信号配線~GNDベタ層距離をそれぞれ0.25mm、配線幅を0.1mmとすれば、信号配線の特性インピーダンスは約50オーム一定とすることができる。

【0052】また上下のGNDベタ層から外側迄のクリアランスをそれぞれ0.1mmとしLSIの厚さを0.35mmとすれば半田ボール部を除くパッケージ厚さは 101.05mmとなり、高さの点でもSOPよりも小さくすることが可能である。

【0053】[第3の実施例]本発明の第3の実施例について以下に説明する。図8は本発明の第3の実施例の斜視図であり、(a)は表側から、(b)は裏側からみた図である。また、図9は図8のA-A、線の断面を示した図である。本実施例の構造と、前記第2の実施例との相違点は、信号配線3-2下のGND層3-3の更に下に電源層3-4を設けたこと、電源層3-4ならびにGND層3-3からビアホールにてセラミック従基板1-2裏面(セラミックCSP基板裏面)に電極3-5を形成したこと、さらに、この電極間にチップコンデンサ9を設けたことである。なお、チップコンデンサ取り付け側には図では樹脂を充填していないが、樹脂を充填してもよい。

【0054】本実施例では、複数のチップ・コンデンサを電源~GND間に挿入できる構造を有するため、第 1、第2の実施例に比較して電源~GND間の静電容量 値が大幅増加し、電源系のノイズに対して強くなるという効果がある。

[0055]

【発明の効果】以上説明したように、本発明によれば下 記記載の効果を奏する。

【0056】(1)本発明の第1の効果は、電気特性を向上する、ということである。即ち、信号配線の上下をGNDで挟むことにより、配線の特性インピーダンスを任意に設定(設計)できること、GND・電源のインダクタンスが低減し、電位変動を防止できること、さらに信号線間のクロストークが低減し、同時動作ノイズを防止できること等の効果を奏する。これによって、GTL(gunning tranceiver logic)、HSTL(high speed transmission logic)等の振幅が小さく且つ高速動作する信号を扱うしSIの搭載が可能となる。

【0057】その理由は、本発明においては、基板に多層配線が容易に実現可能なセラミックを用いたことによる。

【0058】(2)本発明の第2の効果は、組立に汎用の設備を流用することにより、コストアップを抑止できる、ということである。

【0059】その理由は、本発明においては、形状の工 50

夫によって、汎用のワイヤーボンディング装置を使用可能としたことによる。

【0060】(3)本発明による第3の効果は、半田ボール部の平坦性(約50ミクロン)が確保できる、ということである。

【0061】この理由は、本発明においては、平坦性がよく且つ硬度が高いセラミックを用いていることによる。

【図面の簡単な説明】

〇 【図1】本発明の第1の実施例の構成を示す斜視図である。

【図2】本発明の第1の実施例の構成を示す断面図である。

【図3】本発明の第1の実施例の製造工程を工程順に示す斜視図である。

【図4】本発明の第1の実施例の製造工程を工程順に示す斜視図である。

【図5】本発明の第2の実施例を示す斜視図である。

【図6】本発明の第2の実施例を示す断面図である。

20 【図7】本発明の第2の実施例の製造工程を工程順に示す図である。

【図8】本発明の第3の実施例の構成を示す斜視図である。

【図9】本発明の第3の実施例の構成を示す断面図である。

【図10】第1の従来技術(特開平7-321244号公報)の構成を示す断面図である。

【図11】第2の従来技術(特開平7-321244号公報)の構成を示す断面図である。

🕅 【図12】第3の従来技術の構成を示す斜視図である。

【図13】第4の従来技術の構成を示す斜視図である。

【図14】第5の従来技術の構成を示す断面図である。

【図15】第6の従来技術の構成を示す断面図である。

【図16】第7の従来技術の構成を示す断面図である。

【図17】第8の従来技術の構成を示す斜視図である。 【符号の説明】

1 セラミックCSP基板

1-1 セラミック主基板

1-2 セラミック従基板

0 2 ランド

3 配線層

3-1 ボンディングステッチ

3-2 信号配線

3-3 GND層

3-4 電源層

3-5 電極

4 ビアホール

5 ボンディングワイヤー

6 半田ボール

0 7 樹脂

month and the





(7)

特開平10-284638

12

8 LSI

8-1 電極パッド

9 チップコンデンサ

10 フィルムキャリア

10-1 TABU-F

10-2 絶縁フィルム

10-3 樹脂ダム

10-4 電極リード

10-5 ビアホール

10-6 接着層

10-7 配線

10-8 ランド

10-9 外枠

11 バンプ

12 セラミックキャリア

13 リードフレーム


14 モールド樹脂


15 外枠

【図1】

1 1










【図5】

【図3】






(b) マウント





(c) ポンディング






【図6】







(a) ボール取付

(3) 11 10 10 19









【図7】


(b) 封止




(a) ポール取付



【図9】







【図8】


(a) 表例

1-1: セラシミァク主基板


2:ラント

7: 徴脂


【図10】




(b) 蹇側




【図12】




[図11]




(b)






【図15】



【図17】



【図16】

